Diseño de una memoria ram

Se desea diseñar el sistema de control de lectura y escritura de una memoria RAM de 32 filas x 32 columnas, donde cada dato es de 4 bits. Para la primera entrega deberá presentar una propuesta de diseño de tres circuitos combinables en Logisim: 1. Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31) para la selección de filas y columnas de una memoria RAM, y para el control de lectura/ escritura de la misma. 2. Un circuito de control con tres entradas y dos salidas a. Entrada chip select (CS) funciona como la habilitación de la memoria RAM. a. Entrada write enable (WE) para activar la escritura en la memoria. a. Entrada output enable (OE) para activar el envío de datos por el bus. Cuando CS y WE están activados, la salida E (escritura) debe activarse. Si WE está activado, la salida L (lectura) debe permanecer inactiva. Si CS y OE están activados, la salida L (lectura) debe activarse. 3. Un circuito conversor para un display de siete segmentos, que se utilizará para visualizar posteriormente el dato disponible en la memoria RAM. La entrega consiste en un documento que presente el diseño, cálculos, diagramas, investigación y demás consideraciones que se hayan tenido para la primera entrega. Además, se debe enviar un archivo de Logisim con los tres sub-circuitos solicitados