Iniciar sesión

Publica un proyecto

Hire Freelancers

altera c5 soc fpga to hpc data transfer

$25-50 USD / hour

Cerrado

Publicado

hace alrededor de 5 años

$25-50 USD / hour

I have 1.25 Mbps data on an avalon-ST interface to be transferred to the HPS then to the ethernet port on DE1-SOC board. The data are on 24 channels of 24bit samples. I need you to explain the work to me in case I need to modify it or change the platform. My project which collects the data is attached. The top-level file is i2s_dsp

ID del proyecto: 18999982

Información sobre el proyecto

3 propuestas

Proyecto remoto

Activo hace 5 años

¿Buscas ganar dinero?

Dirección de email

Beneficios de presentar ofertas en Freelancer

Fija tu plazo y presupuesto

Cobra por tu trabajo

Describe tu propuesta

Es gratis registrarse y presentar ofertas en los trabajos

3 freelancers están ofertando un promedio de $44 USD /hora por este trabajo

@ahmedmohamed85

Bandera de EGYPT

Dear sir I have more than 10 years experience in digital design using FPGA also I already have the DE1 soc board, please message me so that we can discuss details Best regards

$50 USD en 10 días

4,9

(415 comentarios)

7,8

7,8

Bandera de KENYA

I DO NOT OUTSOURCE I have been a freelancer for the past 8 years, I believe that my experience and skill in this background will prove to be of great help to you. Contact me to discuss more on the details

$41 USD en 10 días

0,0

(0 comentarios)

0,0

0,0

Publica un proyecto como este

Sobre este cliente

Bandera de SAUDI ARABIA

Riyadh, Saudi Arabia

5,0

4

Forma de pago verificada

Miembro desde mar 20, 2019

Verificación del cliente

Otros trabajos de este cliente

review a socket udp interface between c and python codes

convert eagle .brd to .sch

Review PCB design on Eagle

$25-50 USD / hour

distribution pcb layout

Trabajo anterior

Siguiente trabajo

Trabajos similares

Alchitry Labs 2-Player Game Coding

$3-10 SGD / hour

FSM Tool Diagram Design

Intermediate/Advanced ChessAI for FPGA using System Verilog and Vitis

Intermediate/Advanced ChessAI for FPGA using System Verilog and Vitis

FSM Tool Diagram Design

Alchitry Labs 2-Player Game Coding

$3-10 SGD / hour

Intermediate/Advanced ChessAI for FPGA using System Verilog and Vitis

FPGA-Based Object Detection & Live Streaming System

State Machine Diagram for FSM

State Machine Diagram for FSM

Object Detection & Live Streaming System on Zybo Z7 Board

Object Detection & Live Streaming System on Zybo Z7 Board

Intermediate/Advanced ChessAI for FPGA using System Verilog and Vitis

FPGA-Based Object Detection & Live Streaming System

FPGA-Based Object Detection & Live Streaming System

FPGA-Based Object Detection & Live Streaming System

FPGA-Based Object Detection & Live Streaming System

Intermediate/Advanced ChessAI for FPGA using System Verilog and Vitis

FSM Tool Diagram Design

Object Detection & Live Streaming System on Zybo Z7 Board

Publica un proyecto como este

¡Gracias! Te hemos enviado un enlace para reclamar tu crédito gratuito.

Algo salió mal al enviar tu correo electrónico. Por favor, intenta de nuevo.

Cargando visualización previa

Permiso concedido para Geolocalización.

Tu sesión de acceso ha expirado y has sido desconectado. Por favor, inica sesión nuevamente.